디지털회로실기 - 001 - 부울 대수 및 논리회로 실험하기

이 자료는 수업을 받으면서, 예습과 복습을 하기 위해 제작되었다.
 P.1

1. 부울 대수 및 논리회로 실험하기

그림1. 논리회로의 간소화 ( 두개의 그림의 의미가 같다)

위의 그림은 Proteus에서 그린것이고, 아래의 것은 Or-CAD에서 그린 것이다. 

[논리회로의 간소화]

1. 부울 대수는 스위칭 및 논리 기능을 기호로 표현한 회로망을 분석하거나 간략하게 설계하는데 사용되는 간단한 수학적 기법이다.
2. 논리회로에서 기본 게이트의 symbol은 여러 가지 표현방법이 있으나 MIL(Military Standard) 기호를 표준으로 사용한다.
3. 부울 대수로 표현된 논리식은 디지털 논리회로로 구성할 수 있으며, 논리식의 간소화를 통하여 회로를 간단하고 단순하게 하여 크기 및 제작비 등을 줄일 수 있다.
4. 논리식 간소화 : 진리표 truth table 작성 → 논리식 구현 → 논리회로 그린다.
5. 논리식 간소화 방법 :
   - 부울 대수식 이용 : 수학적 계산
   - 카르노 도 이용 : 인접한 1의 항을 2^n개씩 묶고 변수 항을 제거

[논리회로의 등가회로 표시]

 실제의 IC 논리회로는 NAND 또는 NOR 소자만을 사용하여 구성하는 경우가 많으며, 이것은 동일회로의 조합에 따라서 모든 논리를 얻을 수 있어 회로의 단순화가 가능하며 대량생산에 적합하다.

1. 드모르간의 정리 De Morgan's theorem

(1) 논리합을 논리곱으로

(2) 논리곱을 논리합으로

2. NAND, NOR 게이트를 적당히 조합하면 AND, OR, NOT 모두를 표현할 수 있어 많이 사용된다. 

[

 

=  

 ]

 



1208A_p2.DSN

1208B_p2.DSN